PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-176162

(43)Date of publication of application: 23.06.1992

(51)Int.CI.

H01L 25/04

H01L 25/00 H01L 25/18

H01L 27/00

(21)Application number: 02-305031

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

07.11.1990

(72)Inventor: KUMAMOTO TOSHIO


KONO HIROYUKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To enable semiconductor integrated circuit blocks to be shielded from noises by a method wherein a conductive part is insulated from a first and a second semiconductor integrated circuit block and kept at a certain fixed potential.

CONSTITUTION: A digital circuit block 1 and an analog circuit block 2 are formed separate from each other on a semiconductor board 100, and a wall-like conductive layer 50 is provided between the digital circuit block 1 and the analog circuit block 2 through the intermediary of an insulating layer 20. A wiring 4 is connected to the wall-like conductive layer 50 to keep it at a prescribed fixed potential, in this case, a ground potential.



REST AVAILABLE COPY

LEGAL STATUS

LEG L STATUS

[Date of request for examination]

Filtres of request for examination!

figure of Fred discount of environment of the

excitation's deplace of rejection to the

[Date of sending the examiner's decision of rejection] [Late of sending the examiner's decision of research of the

[Kind of final disposal of application other than the

examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

filtra of Today Louise For applicable

[Patent number]

To stone in miliant

[Date of registration]

Shelf a characters in the child

consected agestration!

[Number of appeal against examiner's decision of

of the Court of account was except exception of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

en de la responsa de la responsa de la proposición de la composición de la composición de la composición de la En transferior de la transferior de la composición de la composición de la composición de la composición de la

Man interestant de la contrata de la compansa de l La compansa de la co

A CONTRACTOR OF SECURITION OF

The second of the second

endings to the entire grown supplying the new process.

and the state of t

(9) 日本国特許庁(JP)

⑪特許出願公開

平4-176162 ② 公開特許公報(A)

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)6月23日

H 01 L 25/04 25/00 25/18 27/00

7638-4M Α

7514-4M 7638-4M 3 0 1 C

H 01 L 25/04 Z

審査請求 有 請求項の数 1 (全8頁)

60発明の名称

半導体集積回路装置

平2-305031 20特 額

願 平2(1990)11月7日 22出

何発 明 者 熊 本 敏 夫

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

個発 明 者 河

之 浩

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 頭 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄

野

外2名

明 細

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

複数個の半導体集積回路ブロックが絶縁膜を介 して隣接してなる半導体集積回路装置であって、

所定の基板の上に形成された第1の半導体集積 回路プロックと、

前記第1の半導体集積回路プロックに絶縁膜を 介して隣接するように形成された第2の半導体集 **種回路ブロックと、**

前記第1の半導体集積回路プロックと前記第2 の半導体集積回路ブロックとの間の、または前記 第1の半導体集積回路プロックと前記第2の半導 体集種同路ブロックとのいずれか一方の周辺の、 少なくとも1箇所に形成された導電部分とを備え、

前記導電部分は、前記第1の半導体集積回路ブ ロックと前記第2の半導体集積回路プロックとか ら絶縁されており、所定の固定電位に保たれてい る、半導体集積回路装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、半導体集積回路装置に関し、特に、 複数個の半導体集積回路プロックが絶縁膜を介し て隣接してなる半導体集積回路装置に関するもの である。

「従來の技術」

第7図は、この種の従来の半導体集積回路装置 を示す概略断面図である。図において、半導体ま たは絶縁体からなる基板10の上には、互いに距 離しを隔ててディジタル回路プロック1とアナロ グ回路ブロック2とが形成されている。これらの 2つの回路プロックは、少なくとも半導体層を含 んで構成され、互いに区別された機能を有する半 導体集積回路プロックである。ディジタル回路プ ロック1とアナログ回路プロック2とは、互いに 絶縁されるように絶縁脳20が拡板10の上に形 成されている。

[発明が解決しようとする課題]

第7図に示す従来の半導体集積回路装置によれ

1

ば、2つの半導体集験回路プロックとして、ディジタル回路プロック1とアナログ回路プロック2とが距離Lを隔てて隣接している。そのため、たとえば、ディジタル回路プロック1の発生するとがでナログ回路プロック2に悪影響を及びずるの路プロック1とアナログ回路プロック2との間の距離しを大きくすることが考えられる。 いいしながら、半導体集験回路装置を構成する回路プロック開の距離しを大きくすると、半導体集験回路装置における回路プロックの集積度が低下するという問題があった。

そこで、この発明は、上記のような問題点を解 決するためになされたもので、各半導体集積回路 ブロックがノイズに影響されず、ノイズからシー ルドされ得る半導体集積回路装置の構造を提供す ることを目的とする。

[課題を解決するための手段]

この発明に従った半導体集積回路装置は、第1 の半導体集積回路ブロックと、第2の半導体集積

- 3 -

ロックにおいてノイズが発生したとしても、その ノイズは導戦部分まで達するだけで、隣接する第 2の半導体集積回路ブロックの内部までは到達し ない。これは、各半導体集積回路ブロックの周辺 部分に存在する寄生容量を介して伝達されるノイ ズが、固定電位に保たれた導電部分によって阻ま れることにより、隣接する半導体集積回路ブロッ クに影響を及ぼすノイズが低減されるからである。 [発明の実施例]

回路プロックと、導地部分とを備える。第1の半導体集積回路プロックは、所定の基板の上に形成されている。第2の半導体集積回路プロックは、 第1の半導体集積回路プロックに絶縁膜を介し、 第1の半導体集積回路プロックと第2の半導体集積 回路プロックと第1の半導体集積 回路プロックと第2の半導体集積 回路プロックと第2の半導体集積 しいずれか一方の周辺の、少なくとも1 簡所に形成されている。この導電部分は、第1の半導体集積 しから絶縁されており、所定の固定電位に保たれている。

[作用]

この発明においては、第1の半導体集積回路プロックと第2の半導体集積回路プロックとの間、または各半導体集積回路プロックの周辺には、導電部分が形成されている。この導電部分は各半導体集積回路プロックから絶縁されて固定電位に保たれている。そのため、第1の半導体集積回路ブ

- 4 -

保たれるように、配線4が壁状導電階50に接続ったれている。そのため、ディジタル間路ブロック2との間の容量性結りが小さくなる。したがって、たとえ、ディとかでしたがかって、たとえが発生したりでは、でのノイズはディジタル回路ブロック1であるだけである。というでは、アナログ回路ブロック2の動作はおいては、でディジタル回路ブロック1で発生するとは、、、インでディジタル回路ブロック1で発生するだけでは、たとえば、クロックノイズが挙げられて

第2A図は、この発明の第2の実施例を示す半導体集積回路袋置の機略率面図である。第2B図は、第2A図のIB-IB線における断面を示す機略断面図である。この第2の実施例においては、半導体基板上に形成された絶縁基板、すなわち絶縁層上に半導体回路が構成される場合、つまり、SOI(Silicon-on- Insula

- 6 -

tor)構造を採用した半導体集積回路装置が示されている。図において、半導体基板100の上には、絶縁層21が形成されている。この絶縁層21の上には、互いに関隔を隔でたディジタル回路プロック1とアナログ回路プロック2とが形成されている。これらの2つの回路プロックの間と周囲には、生状ように絶縁層22が形成されている。この場ででは、生状の表面の1、52が形成されている。この提供を基板100の表面に接続するように、その表面から延びるように形成されている。この提供専体を延びるように形成されている。この提供専体を表板100をシードとして単結晶化された半導体がら構成されている。構成されている。構成されている。構成されている。構成されている。

このように、絶縁層上に半導体集積側路装置を 構成する場合の一手法として、一定間隔を隔てて シードと呼ばれる柱状または壁状の半導体層を設 けることは通常行なわれている。このシードを半 導体集積回路ブロックの周辺部に配置することに

- 7 -

ルドとして、一定開隔で配置されている。柱状導 低層51.52の外側には、クロック信号線φ1. す1, す2, す2が配置されている。クロック信 号線 φ 1 および φ 1、 φ 2 および φ 2 は、柱状導 電腦51、52の間を通り、アナログ回路ブロッ ク2の所定の部分に接続されている。 柱状導電層 51は半導体基板100に接続するように形成さ れているので、所定の固定地位に保たれているこ とと等価な状態になっている。アナログ回路プロ ック2の上には絶縁脳22を介して外部回路プロ ック3が形成されている。外部回路プロック3は 絶録層23によって覆われている。各回路ブロッ クの一例として、ディジタル回路プロック1は算 術論理演算回路であり、アナログ回路プロック2 はA-Dコンパータであり、外部回路プロック3 はフォトセンサから構成されるイメージセンサで ある。この算術論理演算回路(ALU)の論理回 路は、ディジクル回路プロック1の例として第5 図に示されている。また、第4図には、アナログ 回路プロック2の例として2ピットCMOSA-

よって、本来、絶縁脳上の半導体脳の結晶性を高 めるために製造工程においてのみ必要とされてい たシードを、製造プロセス終了後においても、半 導体集積回路プロックのノイズのシールド川に供 することができる。

第3A図は、この発明の第3の実施例を示す半 導体集積回路装置の概略平面図である。第3B図 は、第3A図のmB-mB線における断面を示す 部分断面図である。第3C図は、第3A図のmC -mC線における断面を示す部分断面図である。 第3D図は、第3A図のmD-mD線における断 面を示す部分断面図である。これらの図を珍断して、半専体基板100の上にはディジタル回路ブロック1が形成されている。このディジタル回路 ブロック1を費うように絶縁層21が形成されて いる。アナログ回路ブロック2は、ディジタル回路 プロック1の上方にシールドプレート6を介し ながアナログ回路ブロック2の両側には、半導体 からなる住状導電層51.52が、ノイズのシー

- 8 -

Dコンパータの論理回路が示されている。このように、半導体集積回路装置の一例として画像信号 処理を行なう三次元回路素子が示されている。

上述のように示される3層積層構造の半導体集積回路装置においては、下層のディジクル回路プロック1からアナログ回路プロック2へのノイズは、固定電位に接続されたシールドプレート6によって防止され得る。また、クロック信号のノイズは、所定の接続部以外においてクロック信号線とアナログ回路プロック2との間に柱状専電層52が存在しているので、アナログ回路プロック2に悪影響を及ばし難い。

第6図は、第3A図~第3D図に示されるような3層積層構造の半導体集積回路装置の一断面を模式的に描いた図である。第6図を参照して、p型の半導体基板100には、ディジタル回路プロック1を構成する素子形成領域を聞むように分離酸化膜101が形成されている。素子形成領域には、nチャネル製のMOSトランジスタが形成されている。このMOSトランジスタは、ゲート池

- 9 -

極103と、n型不純物拡散領域102とを有する。ディジタル回路ブロック1を構成する業子の一例として示されたnチャネル型MOSトランジスタの上には、化学的気相薄膜成長法(CVD法)を用いてシリコン酸化版からなる絶縁層21が形成されている。この絶縁層21の上には、不純物がドーブされた多結品シリコンからなるシールドプレート6が形成されている。ディジタル回路でファク1の周囲には、半導体基板100の表面をシードとして単結晶化された、不純物を含むシリコン層からなる柱状導電層51が形成されている。

第2層目には、CMOS/SOI構造からなる 素子が、アナログ回路ブロック2を構成している。 p型の半導体層200pとn型の半導体層200 nとが間隔を隔てて形成されている。p型半導体 層200pには、nチャネル型MOSトランジス 夕が形成されている。このnチャネル型MOSト ランジスタは、ゲート電極203nとn型不純物 拡散領域202nとを有する。n型半導体層20 0nには、pチャネル型MOSトランジスタが形

- 11 -

p型半導体層300に形成された n 型不純物拡散 領域302を有する。シリコン酸化膜24にあけられたコンタクト孔を介して、第1アルミニウム 層からなる配線層41が、p型半導体層300に 接続されている。この配線層41には、第2アルミニウム層からなる配線層42が接続されている。 n型不純物拡散領域302は、配線層41を介し て、第202mに接続されている。 柱状導電層52の 上部には、アルミニウムからなる配線層4が接続 されている。この配線層4は接地電位に保たれている。の配線層4は接地電位に保たれている。第3層目の素子を関うようにシリコン度30が形成 4、42の上にはパッシベーション膜30が形成 されている。

このようにして、この発明に従った3 脳積層格 造の半導体集積回路装置の断面構造の一例が接式 的に描かれる。

なお、上記実施例においては、壁状または柱状 導電層として不純物を含むシリコン層を用いた例 成されている。 p チャネル型MOSトランジスタは、ゲート電極203pとp型不純物拡散領域202pとを有する。一方のp 切不純物拡散領域202pには、第1届目のMOSトランジスタを橋 ・ 成する n 型不純物拡散領域102が電気的に接続するように、不純物がドープされた多結品シリコン からなる配線層7が形成されている。 この配線層7からなる配線層7が形成されている。 この配線層7かにはコンククト層9が接続している。 この配線 ロックト層9に接続し、p型不純物拡散領域202pにも接続するように、タングステンターケークト層9に接続し、p型不純物拡散領域202pにも接続するように、の周囲には、仕状導電圏51に接続するように、不純物を含むシリコンMからなる住状導電圏52が形成されいる。

第3届目として、CVD法を用いて形成されたシリコン酸化版からなる絶縁層22の上に外部回路プロック3が形成される。この外部回路プロック3を構成する素子の一例としてpnフォトダイオードは、

- 12 -

を示したが、少なくとも導電性を行するものであればよく、高融点金属シリサイド層等から構成されてもよい。

[発明の効果]

以上のように、この発明によれば所定の間定化位に保たれた導電部分が、各半導体集積回路プロックの間あるいは周辺部に設けられるので、各半導体集積回路プロックをノイズからシールドすることが可能となる。そのため、各回路プロックの周辺に存在する寄生容量を介して伝達されるノイズが低減され得る。

4. 図面の簡単な説明

第1A図は、この発明に従った半導体集積回路 装置の第1実施例を示す概略平面図である。

第1B図は、第1A図のIB-IB線における 断面を示す部分断面図である。

第2A図は、この発明に従った半導体集積回路 装置の第2実施例を示す機略平面図である。

第2B図は、第2A図のIB-IB線における 断面を示す部分断面図である。

- 14 -

第3A図は、この発明に従った半導体集積回路 装置の第3実施例を示す概略平面図である。

第3B図は、第3A図のⅢB-ⅢB線における 断面を示す部分断面図である。

第3C図は、第3A図の皿 C - 皿 C 線における 断値を示す部分断面図である。

第3D図は、第3A図の皿D-皿D線における 断値を示す部分断値図である。

第4図は、アナログ回路ブロックの一例として 2ピットA-Dコンパータを示す論理回路図である。

第5図は、ディジタル回路ブロックの一例とし て算術論理演算闸路装置を示す論理回路図である。

第6図は、第3A図~第3D図に示されるよう な平導体集積回路装置の断面構造の一例を模式的 に描いた断面図である。

第7図は、従来の半導体集積回路装置を示す概略断面図である。

図において、1はディジタル回路ブロック、2 はアナログ回路ブロック、50は壁状砕電層、5


- 15 -


1,52は柱状導電脳である。


なお、各図中、同一符号は同一または相当部分 を示す。


代 應 入 一夫 岩 增 雄


- 16 -














第7図

